Multi-layer結構分析很花時間? 看看eASIC如何利用CST縮短設計與開發時間

士盟科技-部落格圖片

eASIC 是一家無晶圓廠模式的半導體公司,專注於在 Single Mask Adaptable ASIC™(特定積體電路)。他們客制化生產廣泛應用的積體電路,設計時會考量客戶的特定需求,有效的支援客戶;尤其在新產品開發階段時,設計與製造過程中就十分強調速度與成本效益,在設計高速應用設計晶片時,重要的不僅僅是IC晶片本身的特性,整個訊號通道(Channel)中所有的物件,當然,也包括封裝結構和印刷電路板(PCB)等都會影響整體的效能。eASIC藉由在設計階段就考慮到針對PCB的佈局,進一步提高並改善設備效能同時也降低了晶片安置進電路系統後出現問題的風險。

PCB本身相對封裝晶片來說太大且複雜,整體建模系統計算量會變得難以想像,不但需要很長的模擬時間且,也占用了大量內存記憶體;為此,eASIC 選擇全波電磁場3D模擬工具CST Studio Suite,整體套件包括系統組裝和建模 (SAM),利用拆分模擬混和分析,其分開建模的封裝晶片和PCB,在CST中即可進行整合。通過對模型進行分區切分,並且以”CST Studio Suite”進行分析,eASIC能夠在其不同層級的PCB版和封裝模擬分析當中實現高達五倍時間加速的效能,與使用完整模型進行仿真相比,這給了 eASIC 於電路開發上非常重要的速度優勢且有效地縮短設計時間。

而事實上,CST能做到的不僅於此,2017年以來達梭系統 (Dassault Systèmes)即不斷強調,CST本身已結合熱流與機構的耦合分析,可以於同一套CST介面當中,利用介面的切換即可針對電子電路元件所需的熱流與機械應力作分析,再開發初始階段可以不需要透過其他更專注於熱流或機械應力結構的軟體來偕同操作,因此可以很大幅度的降低客戶購買軟體分析工具的成本,另一方面,檔案交換也一直都是各類型軟體做資訊交換的一大關卡,檔案轉換過程中的錯誤、材料設置上的差異,這些也都是是造成多數使用者不願意做混和多物理偕同分析的原因。

圖一 封裝模板,內建於CST基礎模型資料庫
圖二 鎊線模板,內建於CST基礎模型資料庫

此外針對封裝測試其所需的電性參數、鎊線等效電路萃取、RFI、通道敏感度等分析,理所當然的是CST的強項,而更多的是同一組模型,可以利用電性分析上所產生的電流電壓分布,進一步討論晶片封裝後的熱變化以及與焊接腳位、封裝外殼等應力上的分析,對於這些應用有興趣的讀者,可以進一步洽詢士盟科技(Simutech),由我們來協助您進入下個世代的研發模式。

 原文下載